(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)


(II)特許出職公開番号 特開平10-253710

(43)公嗣日 平成10年(1998) 9月25日

(51) Int.Cl.*	維別紀号	ΡI	
G01R 31/28		G01R 31/28 V	
HO1L 27/04		H01L 27/04 T	
21/822			11. 44. 1

		存在的文字	未請求 請求項の歌 5 OL (全 8 頁)	
(21)出票書号	特職平9-52861	(71) 出版人	00001960 (23) (24年 25年 25年 25年 25年 25年 25年 25年 25年 25年 25	517
(22) 出版日	半成9年(1997)3月7日	(72)発明者		14-3
		. ]		

総島原始内の名割 半導体装置及ジャの販定力機 に課題 ] 国連で無定することが可能な源定手段を借供 する (2条)手段 ラスト回路を内側回路の電影能に適り底 提続した抵抗化と、接抵抗体の両端の電位を正見入力と する比較器と、比較器の出かる一位とで見入力と する比較器と、比較器の出かる力とするパッファー回 路と、パッファー出力に接続したパッドと、接近何 電影は、面が直接表したがの、トランジスを が開発して高いては表したがあったで観覧する事 を特徴とした単編体装置数とその測定方法。





【特許請求の範囲】

【請求項1】 CMOS 半導体で概索し、内部回路とテスト回路と入力回路から水上が一部からあって、前記テスト回路が出力回路からな半導体装置であって、前記テスト回路が前部が同節図の電源跳に直が上接続した機能を、送越が飛り両かる入力とする小サマー出力に接続したがリアラー回路と、数パッファー回路のパッファー出力に接続したがOSトランスタと、前記止地路の電源線に直が上接続したMOSトランスタグ・トで構成する事を特徴とする半導体設遇。 【請求項2】 原記比解器とかいて、ソースとゲートが「請求日本別」の記述を表示を持続している。

【請於項2】前於杜縣語、おいて、ソースとゲートが それぞ内冒座でかつツースカニ電管電源に緩後、た等 電解熱が同一な2個のP型トランジスタと、認定型トランジスタのはインスでそれぞれ緩緩し、ゲートが南於比 転器の正負人力にそれぞれ緩緩し、季電保験が重かに異 なる2個の内型トランジスタと、認2個の内型トランジ スタのツースと低電位電源の配送機会したりとランジ スタで構成する事を特徴とする請求項1に記載の半導体 装置。

【議取項3】 輸出比較計に於いて、福電保管が整かに 製なる 2億かが担当うンジスタを、デブレッション型で 模成する事と特徴とする「港水道」に記載の半途体達施。 「農水項4」 加速比較器において、ソースとゲートが それぞれ同電位で、かつソースが低電位電源上接続した 等電気が5円 な2億の7型・ランジスタと、起び型ト 世球器の変か月力にそれぞれ接続し、海電影が値かに 異なる 2億の7型トランジスタと、起2億の7型トラン ジスタのアセノニョ電位電源の版:指続したア型トラン ジスタのアセノニョ電位電源の版:指続したア型トラン ジスタのアースニョ電位電源の版:指続したア型トラン ジスタのアースニョ電位電源の版:指続した受出トラン ジスタのアースニョ電位電源の版:指続した関い半導 作誌書。

回路からなる半導体装置の回路構成に関し、さらに詳しくはCMOS半導体禁煙配上に形成したテスト用回路の構成と、そのテスト回路を用いた測定方法とに関するものである。 【0002】

【従来の技術】ディジタルのCMOS半導体無線回路の 機能テストは、入力端子からテスト信号を入力し出力端 子から出てくる信号を期待値と比較する方法が一般的に 行われている。

【003】この方法はディジタルのCMOS半導体集積回路の議理動作をフトするには適しているが、CM のS半導体集積回路を構成する名トランジスタや電熱の 昆否をテストするには不十分で有ち事が知られている。 これを補うため、CMOS半導体兼積回路の電源に流れる電影を測定する方法が考察されている。

【0004】図3を用いてCMOS半導体系積・路の電源に流れる電流を測定する方法の原理を認明する。一般にCMOS半導体系積回路は外向からカロックが供給し、そのクロックに回期して動作する。

【0005】CMOS半導体集積回路では電源に電流が 流れ込むのは、前述のクロックが入力される時だけであ る。CMOSの消費電力が低いことが一般に知られてい るのはこのためである。

【0006】回路が前述のクロックに完全に同期している回路の場合は、前述のクロックに計分同期して電流が 流れる。また完全に同期してない回路の場合でもクロック

クが受けて多い近で電影が増加する。こ 100071回3は回路がつか、少のなから上がりにはば 回即してがあしている場合を示しないか、それまではと んど荒れているがあった電気はついたのなうとがりと共 に急激に増加する。一般的にCMQS供導体無種回路の 内部の動作には方が電に伴う時間が最近が存在するため 回路の書うな日本

源に電売が流れる。 【0008】図3中の正常電流で示す。文は、電流は前 述の時間が遅辺と合わせて一定の分布を示す。一回のク ロックによる信号の伝搬が全て終了すると、電気は極め て小さくなり、次のクロックを入力まる後で変化しなく なる。

[0009] CMOS半導体集積回路の中に何らかの故障が行る場合CMOSではクロックの致化が近りがでも電気が増加した多まになる事がほく知られている。図3 の異常電点はトランジスクが設理していて、完全に電流をカットオフ出来ない対策を示している。
[0010] 図3のの漢字でディネジに、クロックの

【0010】図3中の測定点で示すような、クロックの 変化から離なれ、電流が十分小さく成った時点で電気を 測定すれば、出力端子から出てくる信号を期待値と比較 する方法を行わなくても、半導修集補値中のトランジス タの松煙を見つける事ができる。

【0011】トランジスタが故障し異常電流が流れて

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明はCMOS半導体集積 も、CMOSの論理動作としては正しい場合いがある。 しかし異常電流のためCMOS半導体業積回路自体の消費電力は増加する。小型携帯機器等の低電力機器では、 僅かな消費電力の増加は重大であり、これは出力端子か ら出てくる信号を期待値と比較する方法では検出できな

【0012】入力端子からテスト信号を入力し出力端子 から出てくる信号を期待値と比較する方法では、CMO S半導体集積回路中の故障の影響が出力端子に伝搬する ように、テスト信号を入力する必要があるが、CMOS 半導体集積回路の論理によっては、テスト信号を作成す るのが困難であったり、超大なテスト信号を入力する必 要が在ったりする。

【0013】一方CMOS半導体集積回路の電源に流れ る電気を測定する方法は、各CMOS回路の論理出力が一度変化すれば良いので、少ないテスト信号で効率よく

一度実にすれるほといって、ラマンハハには 助すを検出する事かできる。 【0014】以上のようにCMOS半導体集積回路の電源に流れる電流を測定する方法には多くの利点が在る物 の。電流を測定するのに要する時間が電圧を比較する測 定法に比べ長いため、テストにかかるコストが大幅に増 大レ十分実用化していない。

【0015】図4を用いてCMOS半導体集積回路の電 源に流れる電流を測定する方法が、測定時間を長くする。 理由を説明する。

【0016】被測定物であるCMOS半導体集積回路4 20は、富電位電源直線401と計低電位電源直線40 2を介して、外部に設けられたテスト回路400と接続

【0017】テスト回路400は、正順に富電位電源配 線401を負債に電流規定用抵抗403を介して低電位 電源配線402を接続した電源404と、電流期定用抵抗403の両端を入力とするアナログデジタル変換器

(以下A/Dコンパータと呼ぶ) 408と該A/Dコン パータ出力線409と期待値入力線411を入力とし比 前結果判定線412次出力とする比較線410とで様成

する。 【0018】CMOS半導体集積回路420が動作を開 始すると、電源404から高電位電源線401を通過し 電流iが流れ出る。この電流はCMOS半導体集積回路 420を通過し電流則定用抵抗403を通り電源404

に遭する。 【0019】電流iが電流測定用抵抗403に流れる事 により、電差測定用抵抗403の両端には電位差が発生する。この電位差は電流測定用抵抗403の一方の端に 接続する高電位側入力線406ともラー方の端に接続する低電位側入力線407を介し、A/Dコンパータ40 8に到達する。

【0020】A/Dコンバータ408は電流測定用抵抗 403に流れる電流iに相当するデジタル信号を発生す

る。発生した信号はA/Dコンバータ出力線409を介

し比較器410に入力する。 【0021】比較器410には期待値入力線411を介 して、テストに許される最大の電流値を表す期待値をデ ジタル表現で入力する。A/Dコンパータが出力した値 と期待領は比較器410の中で比較され、期待値を越え た場合比較器は果中定線412に変化を引き起こす。

【0022】一般にデジタル信号の処理は十分高速でだ が、アナログデジタル変換には長い時間がかかる。電流 測定用抵抗403に流れる電流iは、一般的に像小な電流であり、微小な電流を高精度に変換するには、よりい

っそう長い時間が必要になる。 【0023】一般にCMOS半導体集積回路の動作は十 分高速であり、これを実使用時の動作速度で動作させな がら、上記に説明したCMOS半導体集積回路の電源に 流れる電流の測定を行うのは極めて難しく、測定時でC MOS半導体来種回路の動作を停止し、前述のA/D変換が終了するのを待つ必要がある。CMOS半導体集積 回路を実使用時の動作速度で動作させながら、電源に流 れる電流を計るのは事実上不可能である。

【0024】一般的に、入力端子からテスト信号を入力 し出力端子から出てくる信号を期待値と比較する方法に 比べ、CMOS半導体集積回路の電源に流れる電流の測 定は、100~1000倍も時間がかかる。このためテ ストに掛かるコストを大幅に増大させる事になり、極限 うれた場合を除き実用化出来ない。

[0025] 【発明が解決しようとする課題】以上のようにCMOS 半導体集積回路の電源に流れる電流を測定する方法は、 入力端子からテスト信号を入力し出力端子から出てくる 信号を期待値と比較する方法に比べ、測定に関かる時間

が大幅で長くなるという課題がある。 【0026】本発明の目的は上記の課題を解決して、測 定にかかる時間を大幅に短縮する半導体装置とその測定

方法を提供することである。

[0027] 【課題を解決するための手段】本目的を達成するために 本発明の半導体装置は、内部回路とテスト回路と入出力 回路から構成し、該テスト回路は、内部回路の電源線に 直列に接続した抵抗体と、該抵抗体の両端の電位を正負 入力とする比較器と、比較器の出力を入力とするバッフ ァー回路と、バッファー出力に接続したパッドと、該比較器の電源線に直列に接続したMOSトランジスタと、 該MOSトランジスタのゲートに接続したパッドで構成 することを特徴とする。

【0028】前記比較器は、ソースとゲートがそれぞれ 【OUと3】即底にDIXTaPa、ソース・ファール・いい、 同電位で、かつソースが高電位電源に接続した導電係数 が同一な2個のP型トランジスタと、該P型トランジス タのドレインにそれぞれ接続し、ゲートが前記上収器の タのドレインにそれぞれ接続し、ゲートが前記比較器の 正負入力にそれぞれ接続した基電係券が費かに要なる2

個のN型トランジスタと、該2個のN型トランジスタの ソースと低電位電源の間に接続したN型トランジスタで 構成することを特徴とする。

【0029】前記比較器に於いて、導電係数が僅かに異 なる2個のN型トランジスタを、デプレッション型トランジスタで構成することを特徴とする。

ノンシスタで構成することでではといる。 【0030】前記比較器は、ソースとゲートがそれぞれ 同電位で、かつソースが低電位電源に接続した導電係数が同一な2個のN型トランジスタと、該N型トランジス タのドレインにそれぞれ接続し、ゲートが前記比較器の 正負入力にそれぞれ接続した導電係数が僅かに異なる2 個のP型トランジスタと、該2個のP型NOSトランジスタのソースと高電位電源の間に接続したP型トランジ スタで構成する事を特徴とする。

【0031】本発明の半導体装置では、CMOS半導体 集積回路の電源に流れる電流が正常であるか否かを、半 導体装置内部で電圧に変換し半導体装置外部に出力すため、外部に設けるテスト回路中にA/Dコンバータを必 要としない。

第(0032)また本列列の半導体装置では、CMOS半導体禁錮略の電源に流れる電変を測定する方法を、入力等力の手方の手方と示え相号を力力し出力端子から出てくる信号を即称値と比較する方法とはは同一な時間で行う事を 可能にしている。

[0033] 【発明の実施の形態】図1(b)は本発明のCMOS半 導体集積回路の構成を説明する図であり、内部回路12

0と入出力121とテスト回路122で構成する事を示

している。 【0034】図1 (a)は図1 (b)中の入出回路12 1とテスト回路122のより詳しい構成を示す図であ り、CMOS半導体集積回路の電源に流れる電流を電圧 に変換する回路を備えている所を表している。はじめに

図1 (a)を用いて、本発明の実施例に於ける半導体装 置の構成を説明する。 【0035】図1(a)の入出力回路121において、

入出力パッド112は通常複数存在し、内部回路120 の外部との信号の受け渡しを行うと共に、テスト時には テスト信号を入力したり内部回路120の状態を外部に 出力したりするのに用いる。 【0036】高電位電源パッド100は半導体装置内部

の高電位電源高線105に接続し、低電位電源ペッド1 02は半導体装置内部の低電位電源高線106に接続す

【0037】測定対象である内部回路120は、富電位 電源配線105と電流測定用抵抗101を直列に介し 低電位電源配線106と接続する。

【0038】電流則定用抵抗101の高電位端は、比較 器高電位側入力線107を介して、比較器114の高電位入力に接続し、電流側定用抵抗101の低電位端は、 比較器低電位側入力線108を介して、比較器114の

低電位入力に揺続する。 【0039】比較器114の低電位電源は、半導体内部 の低電位電源配線106に、比較器114の高電位電源 は、比較器高電位電源監線116を介してテスト制御用 トランジスタ113に接続し、更にテスト制御用トラン ジスタ113を半導体内部の高電位電源配線105に接続する。この例ではテスト制御用トランジスタ113 は、P型トランジスタである。

【0040】テスト制御用トランジスタ113のゲート 入力は、テスト制御線109を介して、テスト制御パッ ド103に接続する。 【0041】比較器114の出力は、比較器出力線11

0を介し、バッファー回路115の入力に接続する。バ ッファー回路115の出力はテスト出力線111を介し、テスト出力パッド104に接続する。

【0042】電光期定用抵抗101は、内部回路120の回路動作の切がにならない程度に低く無くてはならない

【0043】更に、比較器114の例を図2(a)で説 明する。比較器は差別時間器として知られる回路構成になっている。比較器は電位電源回線は16には、P型の負荷トランジスタ201と202の呼号ス別議論する。 P型の負荷トランジスタ201と202はトランジスタ 1 (4.8) 1 (4.1) 2 (7.1)

Alba Yuri

の導電係数が全く同じ必要がある。 【0044】P型の負荷トランジスタ201と202の ゲート入力は、互いに接続し、更に一方の負荷トランジ スタ202のドレインに接続する。

【0045】P型の負荷トランジスタ201のドレイン は比較器出力線110に接続し、便にN型ドランジスタ 203のドレインに接続する。同じぐP型の負荷トランジスタ202のドレインはN型トランジスタ204のド レインに接続する。

【0046】N型トランジスタ203と204のソース は互いに接続し、更に電流制限N型トランジスタ205 のドレインに接続する。電流制限N型ドランジスタ20 5のソースは半導体半導体装置内部の低電位電源線10 6に接続する。

【0047】N型トランジスタ203のゲート入力には、比較器低電位側入力線108を接続し、N型トラン ジスタ204のゲート入力には、比較器高電位限入力線 107を接続する。更に電流制限N型トランジスタ20 5のゲート入力206には、低電位電源線106との間

に一定電圧を印可する。 【0048】N型トランジスタ203と204の導電係 数を僅かに異なるようにする。 N型トランジスタ203 導電保敷がN型トランジスタ204の導電保敷はり大きい場合と、その逆の場合とでは比較器114の動作に差がある。本発明に於ける測定方法の説明で特殊する。 【0049】更に、N型トランジスタ203と204は

デプレッション型トランジスタで構成する。電流測定用 抵抗101は、内部回路120の回路動作の妨がにならない程度に低い。このため電流測定用抵抗101の両端 に発生する電位差は小さく、比較器低電位側入力線10 8あるいは、比較器高電位限入力線107と低電位電源 線106との間の電位差も小さい。即ちN型トランジス 9203と204のゲートソース間電位差は小さく、エンハンスメント型トランジスタでは、ゲートソース間の 電位差がトランジスタのしきい値以下となり動作できな くなる。これを防ぐために、N型トランジスタ203と 204はデプレッション型トランジスタで構成する。 【0050】次に図1、図2を用いて本発明に於ける測 定方法を説明する。CMOS半導体集積回路を通常の目

的で動作させるときは、テスト制御パッド103を富電 位電源パッド101と同電位にする。これによりテスト 制御用トランジスタ113はOFFし比較器114は動 作しない。この場合は、テスト出力パッド104に発生 する信号は意味を持たない。

【0051】CMOS半導体集積回路に流れる電流を測 定する場合は、テスト制御パッド103を低電位電源パッド102と回電位にする。これによりテスト制御用ト ランジスタ113はONし比較器114は正しく動作す

【0052】比較器114が正しく動作している状態 で、入力端子から何らかのテスト信号を内部回路120 に入力し、動作させる。内部回路120には、図3で説明したように、クロックにほぼ同期して電流iが流れ

【0053】電流iは電影測定用抵抗101に流れ込み 電位差を発生する。この電位差を比較器高電位則入力線 1.07と比較器低電位側入力線108を介して、比較器

114に入力する。 【0054】比較器114を構成するN型トランジスタ 203と204は導電保数が置かに異なる。例として、 N型トランジスタ203の導電保数をN型トランジスタ 204の導電係数より大きくすれば、比較器高電位側入 力線107と比較器低電位側入力線108の間に電位差 が無くても、比較器出力線110は低電位電源の電位と なり、バッファー回路115を通してテスト出力パッド 104も低電位電源の電位になる。

【0055】図3の測定点で正常電流が内部回路120 に流れた場合を考えると、電流測定用抵抗101に流れ に次れた場合を考えると、電光制度升援が101に次れるも電流は客に近く、電光制定用抵抗101の両端には電位差は発生しない。従って上述したようにテスト出力パッド104は低電位電源の電位になる。

【0056】次に、図3の測定点で以上電影的初部回路 120に流れた場合を考えると、電流測定用抵抗101 に流れる電流iは、異常タイミングでは零に近くならな い。つまり電流規定用抵抗101の両端に電位差が発生 したままじなる。

【0057】この電位差を比較器114に入力する。N 型トランジスタ204のゲート電位は、N型トランジスタ203のゲート電位より大きくなる。このためN型ト ランジスタ204はN型トランジスタ203に比べより ONする。従って比較器出力線110は高電位電源の電 位に変化する。バッファー回路115を通してテスト出 カパッド104も高電位電源の電位に変化する。

【0058】テスト出力パッド104の電位を、高電位 電源の電位に等しい時を1信号、低電位電源の電位に等 しい時を0信号と呼べば、本発明によって、半導体内部 に流れる電流の測定が、出力端子から出てくる信号を期 待値と比較する従来の方法と同一である事がわかる。 【0059】本実施例では、正常電流の期待値はいつで

もり信号であり、CMOS半線体集積回路内部の放煙を示す異常電流の期待値は1信号である。期待値の比較は電位の比較であり、電流を電圧に変換する必要は無い。 従って測定はCMOS半導体集積回路を必要な過ぎで動作させながら測定する事が可能である。

【0060】一般に異常電流は一定値では無く、CMO S半導体集積回路の構成や、製造方法によって変わると 1000・1000・1000 構成や、新聞・川田はテストを行う日子選される。従って興産電気の最下限はテストを行う日的によって変わっても、東東電流の最下限を越えるところで出来器114の出力が深行するよう。N型トランジスタ203と204の導電系数の値を設定すればよ

ル幅とチャネル長の比に比例する。 つまり N型トランジスタ203と204の導電係数の設定は、チャネル傾あ

スタというとこれの準備で設定され、テキャル場の あいはチャネル長の設計で設定され、 【0062】更に、図3の測定点に対ける正常電流もC MOS半導体集積回路の構成や、製造方法によって必ず しも零では無い。しかし正常電流の暗は零 異常電流の 時は零より明らかに大きいと判断できるように、電流則

定抵抗101を設定すればよい。 【0063】以上の実施例は、N型トランジスタ203 の導電係数がN型トランジスタ204の導電係数より大 きく、テスト出力パッド104に現れる信号が、正常電流の時は0信号であり、異常電流の時は1信号であっ た。逆にN型トランジスタ204の導電係数がN型トラ ンジスタ203の導電係数より大きい場合は、テスト出 カパッド104に現れる信号は、正常電流の時は1信号 であり、異常電流の時は〇信号のなるのは容易に類性で \* 5.

【0064】図2(b)は比較器1:1.4の別の実施例を示している。比較器低電位電源面線1:06には、N型の 負荷トランジスタ211と212のソースが接続する。 N型の負荷トランジスタ211と212はトランジスタ の導電係数が全く同じ必要がある。

【0065】N型の負荷トランジスタ211と212の ゲート入力は、互いに接続し、更に一方の負荷トランジ

スタ212のドレインに接続する。
【0066】 N型の負債トランジスタ211のドレインは比較熱出力線110に接続し、更に予サトランジスタ212のドレインは比較終し、更にア型トランジスタ213のドレインに接続する。同じいN型の負債トランジスタ212のドレインは保険する。同じいN型のジスタ215のドレインに接続する。電が制限P型トランジスタ215のドレインに接続する。電が制限P型トランジスタ215のドレインに接続する。電が制限P型トランジスタ215のドレインに接続する。電が制限P型トランジスタ216のドレインに接続する。電が制限P型トランジスタ216のドレインに接続する。であり、スタ214のグート人力には、比較結高で加入力はには、比較結高で加入力線108を接続し、P型トランジスタ214のグート人力には、比較結高を加入力線107を接続する。更に電新規ドランジスタ215のゲート人力に目には、高速で電源線116の間に一

定電圧を目可する。 第70下を引き取ります。 野外に乗びるようにする。P型トランジスタ213 連衛振動がP型トランジスタ214の調査情報より大き い場合と、その砂場合とでは取動114の動作に差 があるが、これば前述の実施例と同一になる。 100701間2(b)に示す実施網にに於ける測定方

【0070】図2(5)に示す実施界にに於ける測定方法は、図2(a)に示した例と同じであり、どうらの場合も、のの5半導体素師部の電影に流れる電変を測定する方法を、入力端子からテスト信号を入力し出力端子から出てくる信号を排析値と比較する方法とは採用な時間で行う事を可能にしている。

【図面の簡単な説明】

【図1】本発明の実施例における半導体装置の構成を示す回路である。 【図2】本発明の実施例における半導体装置の構成を示す回路である。 【図2】本発明の実施例における比較器の構成を示す回

監督である。 【図3】半導体来積回路の電源に流れる電流を規定する

【図3】半導体表積回路の電源に流れる電流を測定する 方法の原理を説明する図である。 【図4】従来例の測定法を説明する回路図である。

 102 低電池電影パッド
103 テスト船側用パッド
104 テスト出力パッド
105 高電位面線
106 比較器標面位側入力線
107 比較器電面位側入力線
108 サスト島脚線
117 比較器電面位側入力線
118 比較器電面位側入力線
119 テスト島脚線
11 サスト船側用トランジスタ
114 比較器
115 テスト船側用トランジスタ
114 比較器
115 テスト船側用トランジスタ
115 化砂砂器電位電源線
120 内側の影響位電源線
121 入型人口影響は、120 円間 120 円間

403 電気財産用抵抗
404 電源
406 高電位側入力線
407 保電位側入力線
408 A/Dコンパータ出力線
408 A/Dコンパータ出力線
411 財務個人力線
411 財務個人力線
411 財務日本のは、1000年間
411 対象日本のは、1000年間
411 財務日本のは、1000年間
411

NEO1 子巻 ア主の呼迎を 1011 (1047) 1014 (1047) 1014 (1047) 1014 (1047)

